如果您在741運算放大器中長大，它會鉆入您的頭部以平衡運算放大器輸入所見的電阻。隨著時間的流逝，采用不同的電路技術和不同的IC工藝可能不是正確的選擇。實際上，它可能導致更多的DC誤差，更多的噪聲和更多的不穩定性。為什么我們要開始這樣做，并且發生了什么變化，以致于今天可能不是正確的選擇。

在1960年代和1970年代，*一代運算放大器采用普通的香草雙極工藝制造。為了獲得合理的速度，差分對尾電流通常在10μA至20μA的范圍內。因此，β為40至70時，輸入偏置電流約為1微安。

但是，晶體管的匹配距離還不夠，因此輸入偏置電流不相等，導致輸入偏置電流（稱為輸入失調電流）的差異為輸入偏置電流的10％至20％。

通過在同相接地輸入端增加一個電阻，使其等于輸入電阻器和反饋電阻器的并聯組合，可以使阻抗相等。進行一些代數運算，可以證明誤差減小為I offset ×R feedback。因為我偏移為10％至我的20％的偏差，這將有助于降低輸出偏移誤差。

直流誤差

為了減少雙極性運算放大器的輸入偏置電流，許多運算放大器設計都集成了輸入偏置電流消除功能。可以在OP07中找到一個示例。增加輸入偏置電流消除后，偏置電流會大大降低，但輸入失調電流可能是剩余偏置電流的50％至100％，因此添加電阻的影響很小。在某些情況下，添加電阻可能會導致輸出誤差實際上增加。

噪聲

電阻的熱噪聲由√4kTRB給出，因此1kΩ電阻將為4 nV /√Hz。添加電阻會增加噪聲。令人驚訝的是，在圖2中，即使909Ω補償電阻由于從該節點到輸出的噪聲增益而為*低值，但在圖2輸出處卻貢獻了*大的噪聲。R1引起的輸出噪聲為40 nV /√Hz，R2為12.6 nV /√Hz，R3為42 nV /√Hz。因此，請勿使用電阻。

另一方面，如果運算放大器由分開的電源供電，并且一個電源先于另一個電源供電，則ESD網絡可能存在閂鎖問題，在這種情況下，可能需要增加一些電阻來保護那個部分。但是，如果使用了旁路電阻，則應在電阻兩端放置一個旁路電容，以減少電阻的噪聲影響。

穩定性

所有運算放大器均具有一定的輸入電容，包括差模和共模。如果運算放大器作為跟隨器連接，并且通過在反饋路徑中放置一個電阻來平衡阻抗，則系統可能會變得容易振蕩。原因是使用大的反饋電阻器，運算放大器的輸入電容以及PC板上的雜散電容，就形成了RC低通濾波器（LPF）。該濾波器會引起相移，并會減小閉環系統的相位裕度。如果減小太多，則運算放大器會振蕩。

某客戶在1 Hz Sallen-Key低通濾波器電路中使用AD8628 CMOS運算放大器。由于轉折頻率較低，因此電阻和電容相當大（見圖3）。輸入電阻為470kΩ，因此客戶在反饋中輸入了470kΩ。該電阻與八微微法拉的輸入電容（見圖4）相結合，為客戶提供了一個42 kHz的極點。

AD8628的增益帶寬積為2 MHz，因此在42 kHz時仍具有足夠的增益，并且在軌至軌之間振蕩。將470kΩ電阻器更改為0Ω跳線可以解決此問題。因此，應避免在反饋中使用大電阻，而大電阻取決于運算放大器的增益帶寬。對于增益帶寬超過400 MHz的高頻運算放大器（例如ADA4817-1），1kΩ反饋將很大。請始終閱讀數據手冊以獲取建議。

摘要

多年以來，發展出了達到目的的經驗法則。在進行設計審查時，優秀仔細查看這些規則并查看它們是否仍然適用。關于添加平衡電阻，如果運算放大器是具有輸入偏置電流消除功能的CMOS，JFET或雙極型，則可能不需要一個。